Le même nombre sur la boîte, deux promesses différentes
AMD affiche Ryzen AI Halo devant le DGX Spark sur quatre LLM. Quelques semaines plus tard, AMD publie un test agentique plus détaillé : Halo termine encore devant, mais le Spark achève l’étape de génération 22,3 secondes plus tôt. La victoire AMD vient alors des étapes qui précèdent cette génération. Il ne s’agit pas d’une incohérence. Les deux graphiques ne mesurent pas la même chose.
Cette distinction est le vrai sujet du duel. Le Ryzen AI Halo dont il est question ici est la plateforme de développement AMD commercialisée aux États-Unis à environ 3 679 € après conversion, équipée d’un Ryzen AI Max+ 395. Ce n’est pas le nom de tous les mini-PC bâtis autour de Strix Halo. Face à elle, le DGX Spark est la machine NVIDIA complète autour du GB10. Tous deux placent 128 Go de LPDDR5X près du processeur et du GPU. Tout le reste diverge.
| Ryzen AI Halo | DGX Spark | |
|---|---|---|
| Processeur | Ryzen AI Max+ 395, 16 cœurs Zen 5, 32 threads, x86-64 | GB10, 20 cœurs Arm, arm64 |
| Accélérateur | Radeon 8060S, 40 CU RDNA 3.5, NPU XDNA 2 | GPU Blackwell intégré, 6 144 cœurs CUDA |
| Mémoire physique | 128 Go LPDDR5X unifiée | 128 Go LPDDR5X cohérente |
| Bande passante | 256 Go/s | 273 Go/s |
| Pic annoncé | 60 TFLOPS FP16 | 1 PFLOP FP4 avec sparsité |
| Stockage | SSD M.2 SED de 2 To | SSD NVMe de 1 ou 4 To selon le SKU |
| Réseau | Ethernet 10 Gb/s | Ethernet 10 Gb/s et 2 ports ConnectX-7, débit de ligne jusqu'à 200 Gb/s par port |
| Prix US converti | environ 3 679 € | environ 4 323 € |
Les 128 Go ne sont pas 128 Go de VRAM
Sur une carte graphique séparée, la VRAM appartient au GPU. Ici, le CPU, le GPU, le système d’exploitation, les buffers et le KV cache Mémoire des vecteurs clé et valeur déjà calculés pour chaque token traité par un LLM. Évite de recalculer l'attention sur tout l'historique, au prix d'une consommation mémoire qui croît avec le contexte. Approfondir dans le glossaire puisent dans le même pool physique. Le modèle peut éviter une copie par le bus PCIe, mais il n’obtient pas pour autant 128 Go réservés.
AMD documente cette différence très concrètement. Sous Windows, le réglage Variable Graphics Memory (VGM) attribue 64 Go au GPU par défaut et peut monter à 96 Go. Sous Linux, son playbook vLLM indique 96 Go de mémoire partagée par défaut. La documentation ROCm décrit séparément un plafond Graphics Translation Table (GTT) proche de la moitié de la RAM avant réglage ; après configuration, llama.cpp peut rapporter près de 120 000 Mio disponibles. Ces nombres décrivent trois couches différentes : réservation, plafond du pilote et mémoire finalement exposée au runtime. Côté Spark, le CPU et le GPU partagent la même DRAM sans partition GPU fixe, hormis une réserve d’affichage de 2 Go que DGX OS peut configurer à 4 Go. L’OS peut récupérer ou déplacer des pages, et NVIDIA avertit que la mémoire rapportée comme libre ne reflète pas toujours toute la mémoire récupérable. Dans les deux cas, « 128 Go » répond à la question combien de mémoire est soudée ?, pas à la question combien mon modèle peut-il prendre ?.
La bande passante crée une seconde différence : 273 Go/s pour le Spark contre 256 Go/s pour Halo. L’avance théorique du Spark est de 6,6 %. Elle est réelle, mais trop petite pour expliquer seule un écart important sur un agent complet. Le CPU, le backend et les copies intermédiaires peuvent peser davantage dans le temps total que ces 17 Go/s.
Le type de modèle compte aussi. Les quatre charges retenues dans le graphique AMD sont des MoE Mixture-of-Experts. Architecture où le réseau est découpé en de nombreux « experts » dont un routeur n'active qu'un petit sous-ensemble par token. Le calcul par token suit le nombre de paramètres actifs ; la mémoire, elle, suit le nombre total, car tous les experts doivent rester résidents en VRAM, prêts à être sollicités. Approfondir dans le glossaire . Dans une exécution où le modèle reste entièrement résident, un MoE conserve tous ses experts en mémoire, puis n’en active qu’une fraction pour chaque token. La grande capacité sert à loger les poids totaux ; au décodage, la machine lit encore les experts actifs, les couches d’attention, les éventuels experts partagés et le KV cache, mais elle ne parcourt pas tous les experts à chaque token. On ne peut donc pas étendre un résultat sur GLM-4.7-Flash-30B-A3B ou Qwen3.5-122B-A10B à un modèle dense de taille voisine.
Un token traverse aussi une pile logicielle
Halo s’appuie sur un processeur x86 à 16 cœurs et 32 threads. Il accepte Windows 11 ou Linux. Au 4 septembre 2026, ROCm 10.0 liste le Ryzen AI Max+ 395 et sa Radeon 8060S sous la cible LLVM gfx1151, PyTorch 2.13 est documenté, et vLLM 0.27 prend en charge cette Radeon sous Linux. llama.cpp peut passer par ROCm ou Vulkan. AMD documente SGLang 0.5.15 dans son écosystème général, mais sa matrice de compatibilité ne liste pas gfx1151 parmi les cibles SGLang prises en charge. Dire que « ROCm est pris en charge » ne signifie donc pas que chaque framework et chaque modèle le sont sur cette machine précise.
Spark tourne sous DGX OS 7.5, fondé sur Ubuntu 24.04 arm64, avec CUDA 13. NVIDIA fournit des images de conteneurs, une pile vLLM, TensorRT-LLM et un chemin llama.cpp pour la cible sm_121. Cette intégration réduit le travail pour une charge déjà pensée autour de CUDA Compute Unified Device Architecture. La plateforme de calcul GPU de NVIDIA : langage, compilateur et bibliothèques (cuBLAS, cuDNN). Son écosystème logiciel est le principal verrou face aux alternatives comme ROCm ; à l'exécution, son « contexte » réserve aussi une part incompressible de VRAM.
Approfondir dans le glossaire
. Elle ne le supprime pas : une image uniquement x86-64 doit être remplacée par une variante arm64 ou reconstruite pour arm64, TensorRT-LLM valide les architectures modèle par modèle, et les notes vLLM de NVIDIA signalent des cas où le pool unifié doit être limité avec --gpu-memory-utilization 0.7 pour éviter un épuisement mémoire.
Le NPU Neural Processing Unit. Circuit dédié à l'inférence des réseaux de neurones : tableau de multiplieurs-accumulateurs câblés en dur pour quelques opérateurs (convolution, matmul, activations). Très efficace en énergie sur ce qu'il sait faire, incapable du reste. Approfondir dans le glossaire XDNA 2 de Halo ne départage aucun des tests examinés. Il reste inutilisé dans les comparaisons AMD contre Spark. AMD documente des charges ONNX compatibles avec ce NPU, mais lui attribuer les gains publiés inventerait un mécanisme que le protocole n’a pas activé.
| Ryzen AI Halo | DGX Spark | |
|---|---|---|
| Architecture hôte | x86-64 | arm64 |
| Systèmes | Windows 11, Linux | DGX OS 7.5 |
| Pile GPU | ROCm 10.0, Vulkan | CUDA 13 |
| Serveurs documentés | vLLM 0.27 sous Linux, llama.cpp | vLLM NGC, TensorRT-LLM, llama.cpp |
| Réserve principale | la matrice SGLang 0.5.15 exclut gfx1151 | version 1.2 bêta limitée au mono-nœud ; multi-nœud documenté avec une préversion 1.3 |
Les quatre barres AMD prouvent moins que leur titre
Le premier benchmark AMD, publié avec la plateforme Halo, lui accorde quatre victoires en tokens par seconde. La lecture brute paraît nette.
| Modèle | Structure | Avantage Halo annoncé |
|---|---|---|
| GLM-4.7-Flash-30B-A3B | MoE, environ 3B actifs | +14 % |
| gpt-oss-120B | MoE, 5,1B actifs | +7 % |
| Qwen3.5-122B-A10B | MoE, 10B actifs | +12 % |
| Qwen3.6-35B-A3B | MoE, environ 3B actifs | +4 % |
Le problème n’est pas que ces quatre chiffres seraient faux. Le problème est qu’ils répondent à une question trop étroite pour décider un achat. AMD indique un contexte de 100 tokens et une moyenne de trois exécutions. La page ne publie ni les tokens/s absolus, ni la dispersion, ni la longueur de sortie, ni le niveau de concurrence, ni le commit du runtime, ni la somme de contrôle exacte des poids. Elle compare une plateforme Halo de préproduction à un DGX Spark dont elle ne précise pas le statut.
Sans ces éléments, impossible de savoir si l’écart vient du prefill Phase initiale d'une inférence LLM : les tokens du prompt sont traités en parallèle pour construire l'état du contexte. Cette réutilisation augmente l'intensité arithmétique et peut rendre la phase limitée par le calcul ; le régime exact dépend du modèle, du batch, du contexte et du backend. Approfondir dans le glossaire , du decode Phase de génération autorégressive d'un LLM : un token est produit à la fois en relisant les poids et l'état de contexte utile. À faible batch, ce trafic peut limiter le decode par la bande passante mémoire. Sa part dans le coût total dépend toutefois des longueurs d'entrée et de sortie, du batching et de la réutilisation du cache. Approfondir dans le glossaire , d’un backend, d’un paramètre de mémoire ou d’un coût fixe. L’absence de modèle dense interdit un autre raccourci : ces gains ne démontrent pas que Halo lit mieux un 70B dense.
NVIDIA publie de son côté 55,37 tokens/s en génération pour gpt-oss-120B en MXFP4 sous llama.cpp, avec une entrée de 2 048 tokens, une sortie de 128 tokens et un batch de 1. Ce chiffre a le mérite d’être absolu, mais il ne peut pas être posé à côté du pourcentage AMD : le contexte, la sortie, la quantification et la pile ne coïncident pas. Fusionner les deux graphiques fabriquerait un benchmark qui n’a jamais eu lieu.
Deux tests indépendants rabattent les cartes
Deux essais publiés le 6 juillet 2026 ne reproduisent pas un avantage uniforme de Halo. Tom’s Hardware a opposé la plateforme AMD au Dell Pro Max GB10, qui emploie le même SoC que le DGX Spark mais pas exactement le même produit. Après l’échec du vLLM préinstallé à lancer Qwen3.6-35B-A3B sur Halo, le test a utilisé llama.cpp avec les mêmes GGUF GPT-Generated Unified Format. Format de fichier de llama.cpp qui stocke dans un seul fichier les tenseurs, leurs types de quantification, le vocabulaire et les métadonnées du modèle. Sa structure alignée permet de le lire par mmap : le modèle « démarre » en une fraction de seconde.
Approfondir dans le glossaire
Unsloth Q4_K_M pour Qwen3.6-35B-A3B, Gemma 4 12B et gpt-oss-120B. Le GB10 finit généralement devant en génération, et la latence au premier token (TTFT) de Halo se dégrade davantage lorsque le contexte grandit. Ce résultat reste borné par deux réserves : le comparateur n’est pas un DGX Spark, et le cache de prompt peut réduire une partie des pires écarts observés.
HotHardware compare directement Halo au DGX Spark avec Local AI Bench, via leurs piles de type Ollama, à des prefills de 8K, 32K et 64K. Les deux machines sont presque à égalité sur Llama 3.1 8B ; Halo reste légèrement derrière sur Qwen3-14B et sa génération est environ 30 % plus lente sur gpt-oss-20B. Le classement bascule ailleurs : Qwen3.6-35B-A3B est à peu près à égalité, avec un léger avantage Halo à 64K et un Spark plus lent au démarrage, tandis que Halo devance très légèrement le Spark sur Llama 3.1 70B Q4. Ces mesures comparent des produits avec leurs piles respectives, pas deux GPU isolés sous un backend parfaitement identique.
Ces deux reviews invalident une victoire générale de Halo, sans établir davantage une victoire générale du Spark. Le modèle, la longueur du contexte, la phase mesurée et la pile logicielle peuvent inverser le classement. C’est précisément la conclusion que les quatre pourcentages AMD ne permettaient pas d’atteindre seuls.
HEPA renverse la question, pas les faits
Le second test AMD est plus instructif parce qu’il ouvre la boîte. HEPA, pour Hermes Executive Presentation Agent, ingère 302 sources découpées en 801 fragments, les traite, puis demande à Qwen3.6-35B-A3B, annoncé en 4 bits sans format plus précis, de produire une présentation. Cinq exécutions valides et 25 contrôles déterministes sont annoncés. Sept étapes sur huit sont agrégées par AMD comme du travail principalement CPU, notamment l’embedding et le routage ; la génération finale sollicite le GPU.
| Phase | Ryzen AI Halo | DGX Spark |
|---|---|---|
| Préparation et étapes CPU | 152,1 s | 229,9 s |
| Génération du texte | 159,5 s | 137,2 s |
| Workflow complet | 311,6 s | 367,1 s |
Halo termine le workflow 55,5 secondes plus tôt. Spark termine pourtant la génération 22,3 secondes plus tôt. La première phrase décrit le système complet ; la seconde décrit la phase qui ressemble le plus à un test d’inférence GPU. Les deux sont vraies, et leur coexistence révèle ce que le score total dissimule.
AMD dit conserver le même corpus, le même modèle annoncé en 4 bits et les mêmes réglages de haut niveau. La configuration publiée donne pourtant --ctx-size 65536 uniquement pour Halo et le commit 9bebfcb uniquement pour llama-server sur Spark, sans publier leurs équivalents sur l’autre machine. Ce plafond configuré ne révèle pas le nombre réel de tokens soumis. Halo utilise Vulkan avec le pilote Mesa RADV, --threads 16, --threads-batch 32 et --parallel 1 ; Spark utilise CUDA avec 20 threads, 20 threads de batch et la même concurrence de 1. Le format 4 bits exact, les prompts, les sommes de contrôle et la dispersion ne sont pas publics. HEPA compare donc deux systèmes réglés pour finir une tâche, pas deux GPU isolés dans une expérience contrôlée.
Ce test établit une chose utile : dans ce banc, Halo achève plus vite les étapes CPU agrégées par AMD, notamment l’embedding et le routage, au point d’effacer un retard pendant la génération. Le protocole ne permet pas d’isoler la part de l’architecture, de la vectorisation, du nombre de threads ou du logiciel. Il n’établit ni la supériorité générale du CPU x86, ni celle de la Radeon 8060S, ni celle de Vulkan sur CUDA. Un agent ne mesure pas un GPU, il traverse une machine.
Ce que le prix achète autour du modèle
Aux États-Unis, AMD affiche Halo à environ 3 679 € après conversion. La vente officielle passe par Micro Center et reste limitée au marché américain. Le tarif américain du DGX Spark équivaut à environ 4 323 €. Sur la marketplace française, le prix observé le 4 septembre 2026 était de 4 800 €, avec une indisponibilité au moment du relevé. Le montant Halo converti n’est donc pas un prix livré en France : taxes, import et garantie peuvent absorber une partie de l’écart.
Halo fournit un SSD M.2 SED de 2 To, l’Ethernet 10 Gb/s, le Wi-Fi 7 et une plateforme x86 familière. Spark existe avec 1 ou 4 To de SSD ; l’offre américaine utilisée pour le prix de ce comparatif porte sur 4 To. Il ajoute deux ports ConnectX-7 dont le débit de ligne atteint 200 Gb/s par port. Cette valeur ne garantit ni 400 Gb/s agrégés ni le même débit dans une application. Pour regrouper deux machines, NVIDIA utilise Ethernet et RDMA over Converged Ethernet (RoCE) sur ces ports, pas un NVLink externe. NVLink-C2C relie le CPU et le GPU à l’intérieur du GB10.
Ce réseau ne rend pas deux pools de 128 Go transparents comme une seule VRAM de 256 Go. Le runtime découpe la charge et échange des données entre les nœuds. Mais 200 Gb/s offre une marge sans commune mesure avec l’Ethernet 10 Gb/s de Halo pour du tensor parallel ou un pipeline distribué. À l’inverse, une application locale riche en bibliothèques x86, en parsing CPU ou en outils Windows rencontre moins de friction sur Halo.
Le bon choix dépend de la partie lente
Pour un workflow proche de HEPA, Halo possède un avantage mesuré sur une tâche complète : ses étapes CPU y terminent assez tôt pour décider du temps total. Une réplication indépendante reste nécessaire avant d’étendre ce résultat aux agents documentaires en général. Le choix Windows ou Linux et l’architecture x86 réduisent toutefois le coût de portage lorsqu’une dépendance existe déjà pour cette plateforme.
Pour une pile déjà construite autour de CUDA, Spark conserve l’avantage structurel. Les conteneurs NVIDIA, TensorRT-LLM, vLLM et le chemin multi-machine ConnectX-7 forment un produit plus cohérent pour servir, expérimenter puis distribuer une charge compatible. Le niveau de validation doit rester explicite : TensorRT-LLM 1.2 prend Spark en charge en bêta sur un seul nœud, tandis que le playbook à deux Spark emploie des images de préversion 1.3. Sa génération plus rapide dans HEPA va dans le même sens, sans autoriser une généralisation à chaque modèle.
Pour un modèle précis dont les tokens/s décident l’achat, aucun graphique constructeur ne suffit. Il faut tester le fichier de poids exact, le contexte réel et le niveau de concurrence attendu. L’écart de capacité utilisable peut même éliminer une machine avant la première mesure. Chez NVIDIA, la borne « jusqu’à 200 B » suppose explicitement un modèle FP4. Chez AMD, elle dépend de l’empreinte quantifiée et de la mémoire mappable. Aucune des deux ne promet une compatibilité universelle ou un débit confortable une fois le cache ajouté.
Le protocole comparable qui manque encore
Une comparaison reproductible commencerait par figer le dépôt et le commit du modèle, le tokenizer, la quantification, les sommes de contrôle du fichier GGUF GPT-Generated Unified Format. Format de fichier de llama.cpp qui stocke dans un seul fichier les tenseurs, leurs types de quantification, le vocabulaire et les métadonnées du modèle. Sa structure alignée permet de le lire par mmap : le modèle « démarre » en une fraction de seconde.
Approfondir dans le glossaire
, le commit de llama.cpp, les pilotes et les paramètres d’échantillonnage. Le même artefact passerait sur les deux machines. L’expérience séparerait ensuite équité logicielle et valeur produit : un passage avec le même runtime, puis un passage avec le meilleur backend natif de chacune.
| Variable | Valeurs à publier |
|---|---|
| Modèles | un dense et un MoE ; dépôt, commit, tokenizer, quantification et somme de contrôle |
| Entrée | 128, 4 096 et 32 768 tokens |
| Sortie | 256 tokens fixes |
| Concurrence | 1 et 4 requêtes |
| Répétitions | régime thermique stable, 2 échauffements, puis au moins 30 mesures pour publier un p95 |
| État | exécution froide et chaude séparées, politique de cache publiée |
| Génération | graine, température et paramètres d'échantillonnage fixes |
| Métriques | prefill, decode, latence au premier token (TTFT) avec périmètre de tokenisation, latence par token, médiane, p95 |
| Ressources | mémoire disponible, pic mémoire et énergie à la prise sur une fenêtre définie |
Ce protocole rendrait visible la frontière que les deux campagnes actuelles brouillent. Le premier passage dirait ce que vaut le matériel sous une contrainte commune. Le second dirait ce que vaut réellement chaque produit lorsque son écosystème travaille pour lui.
Conclusion
La prochaine comparaison crédible ne devrait pas chercher un score total unique. Elle devrait suivre le temps depuis le document brut jusqu’au dernier token, puis publier chaque étape. À mesure que les agents locaux mélangent recherche, parsing, embeddings, appels d’outils et génération, cette décomposition comptera davantage que le pic de calcul imprimé sur la fiche.
Halo et Spark annoncent déjà le déplacement du débat : la capacité permet au modèle d’entrer, mais le système décide s’il devient utile. Le premier constructeur qui publiera des traces complètes, des sommes de contrôle et l’énergie à la prise ne gagnera peut-être pas toutes les barres. Il gagnera la comparaison que les ingénieurs peuvent reproduire.
Sources et méthode
Périmètre. L’article compare la plateforme de développement AMD Ryzen AI Halo avec Ryzen AI Max+ 395, et non tous les ordinateurs Strix Halo, au NVIDIA DGX Spark avec GB10. Vérification effectuée le 4 septembre 2026.
Faits vérifiés. Spécifications Halo, 16 cœurs, Radeon 8060S, 128 Go, 256 Go/s, SSD M.2 SED de 2 To, réseau 10 Gb/s et TDP indiqué à 120 W : fiche produit AMD. Le pic de 60 TFLOPS FP16 vient de la page générale Halo, tandis que la plage configurable de 45 à 120 W vient de la fiche Ryzen AI Max+ 395. Spécifications Spark, CPU Arm à 20 cœurs, 128 Go, 273 Go/s, SSD de 1 ou 4 To, SoC à 140 W, alimentation 240 W et ConnectX-7 : guide matériel NVIDIA. NVLink-C2C interne et mémoire cohérente sont spécifiés dans la fiche technique DGX Spark ; la topologie Ethernet et RoCE externe vient du guide de regroupement.
Mémoire et logiciel. Réglages VGM, mémoire partagée et prise en charge vLLM sur Halo : playbook vLLM AMD, guide utilisateur AMD et optimisation RDNA 3.5 dans ROCm 10. État de ROCm 10.0, PyTorch, vLLM et SGLang : notes de version et matrice AMD. Les chemins llama.cpp ROCm et Vulkan viennent du playbook LM Studio AMD. DGX OS, CUDA et versions système : notes de version Spark. Contraintes de mémoire unifiée : problèmes connus Spark. Portage arm64 et cible sm_121 : guide de portage NVIDIA. Support bêta et modèles validés dans TensorRT-LLM : documentation TensorRT-LLM. Réserve vLLM sur l’allocation mémoire : notes NGC vLLM 26.07.
Mesures constructeur. Les quatre écarts de 4 à 14 %, la moyenne de trois exécutions, le contexte de 100 tokens et le statut de préproduction de Halo viennent de la page Ryzen AI Halo, essais SHO-57 et SHO-61. La note SHO-57 écrit « Qwen 3.6B Model », tandis que le graphique nomme Qwen3.6-35B-A3B ; l’article retient le nom précis du graphique. Les temps HEPA, le découpage CPU et génération, le modèle annoncé en 4 bits, le commit publié côté Spark et les réglages partiellement publiés viennent de l’article technique AMD du 3 août 2026. Ces résultats sont traités comme des mesures vendeur, pas comme une validation indépendante. La mesure NVIDIA de gpt-oss-120B à ISL 2 048, OSL 128 et batch 1 vient du benchmark DGX Spark NVIDIA. Elle n’est pas fusionnée avec le protocole AMD.
Mesures indépendantes. Tom’s Hardware utilise les mêmes fichiers Unsloth Q4_K_M sous llama.cpp sur Halo et un Dell Pro Max GB10, puis documente le débit et l’évolution de la latence au premier token lorsque le contexte grandit. Le Dell renseigne le même SoC GB10, pas un système complet identique au DGX Spark. HotHardware compare directement Halo au DGX Spark avec Local AI Bench à des prefills de 8K, 32K et 64K. L’article ne reprend que les tendances écrites par la source et l’écart d’environ 30 % publié pour gpt-oss-20B, sans inventer de valeurs absentes du texte.
Architecture des modèles. gpt-oss-120B compte 117 milliards de paramètres au total et 5,1 milliards actifs par token selon OpenAI. Les trois autres charges sont documentées par leurs model cards : GLM-4.7-Flash-30B-A3B, Qwen3.5-122B-A10B et Qwen3.6-35B-A3B. Les quatre charges du graphique AMD sont donc des MoE ; aucune extrapolation aux modèles denses n’est faite.
Prix et estimation. Le tarif américain de Halo converti à environ 3 679 € vient de la note SHO-61 de la page produit AMD ; sa distribution par Micro Center vient du communiqué de disponibilité AMD. Le tarif américain du Spark converti à environ 4 323 € vient de la marketplace américaine NVIDIA ; le prix de 4 800 € relevé en France vient de la marketplace française. Les prix originaux sont convertis au taux indicatif 1 USD = 0,92 EUR utilisé par LeCompute. Les conversions sont des estimations hors taxes, import et garantie ; le prix français est un relevé daté, susceptible de changer.
Hypothèses et limites. L’avance de bande passante du Spark est calculée ainsi : (273 - 256) / 256 = 6,64 %. Elle ne prédit pas seule une application. Les temps HEPA reconstituent exactement les totaux publiés, mais AMD ne fournit ni le corpus complet, ni les prompts, ni les sommes de contrôle, ni la dispersion. Les deux reviews indépendantes emploient des chemins logiciels différents, et Tom’s teste un autre système GB10 plutôt que le boîtier DGX Spark. Le protocole proposé dans le tableau 5 est une recommandation LeCompute, pas un benchmark déjà exécuté.
Crédit image. Illustration originale générée pour LeCompute ; les deux boîtiers sont volontairement génériques et ne reproduisent aucun produit à l’identique.
